CAD
Méthodologies de conception
Les livrables de la méthodologie peuvent comporter du matériel d’instruction comme :
- les phases de conception — les instructions étape par étape guidant les utilisateurs dans l’environnement de conception de CMC pour savoir comment procéder.
- les listes de vérification — une liste d’éléments dont il faut tenir compte dans votre conception pour en assurer la mise en œuvre.
- les tutoriels de conception — du matériel d’instruction couvrant toutes les phases de conception. Ils peuvent aussi comprendre des échantillons de filières techniques et de bibliothèques de conception.
Les méthodologies de conception fournies par CMC Microsystèmes permettent de guider les utilisateurs dans le processus de conception pour mener à bien les « conceptions ».
| Nom | Résumé |
|---|---|
| Trousse de conception : trousse de conception et méthodologie de conception de circuits à signaux analogues/mixtes de Cadence | La trousse de formation et de méthodologie de conception de circuits à signaux analogues/mixtes de Cadence est un module comportant un certain nombre d’éléments portant sur des concepts de création de circuits analogues, numériques et à signaux mixtes, sur la base de l’environnement de conception de Cadence. |
| Méthodologie et références de conception : conception d’espaceurs en silicium au moyen de technologies CMOS génériques | Conception d’espaceurs en silicium au moyen de technologies CMOS génériques — références de conception et étapes de la méthodologie |
| Méthodologie de conception : phases de conception de circuits numériques et à mode mixte à technologie CMOS à couche d’oxyde amorphe déposée sur un support de silicium isolant (FD-SOI) à résolution de 28 nm de STMicroelectronics | Ce document décrit les phases de conception de circuits numériques et à mode mixte à technologie CMOS FD-SOI à résolution de 28 nm de STMicroelectronics |
| Méthodologie de conception : technologie CMOS FD-SOI à résolution de 28 nm par ST – phases et références de conception de circuits analogues | ST 28 nm FD SOI – mode d’emploi et phases de conception des outils de conception de circuits analogue/RF |
| Conception de circuits ES CMOS ESD avancés : notes applicatives, directives de conception et bibliothèque de circuits CMOS ES à basse consommation fabriqués sur substrat de silicium brut par ST à 28 nm de résolution | Module de conception de circuits ES CMOS ESD, dont un document avec des directives de conception et une bibliothèque et la bibliothèque de circuits CMOS ES à basse consommation fabriqués sur substrat de silicium brut par ST à 28 nm de résolution. |
| Trousse de méthodologie de conception : phases de conception de circuits analogues et à signaux mixtes (AMS) de Cadence | Trousse et tutoriel de méthodologie de conception de circuits analogues et à signaux mixtes (AMS) pour prendre connaissance des techniques de conception A/MS et de l’environnement de conception de Cadence |
| Tutoriel de flux de conception : Conception analogique de CI | Le but de ce tutoriel est de présenter aux concepteurs le flux de conception analogique de CI soutenu par CMC, ainsi que la syntaxe utilisée par les outils Matlab et Cadence. |
| Tutoriel sur les phases de conception : conception de circuits intégrés analogues | Documentation pour les phases de conception de circuits analogues pris en charge par CMC |
| Méthodologie de conception : description des phases de conception de circuits numériques | Décrit les composants des phases de conception de circuits numériques, de la conception de systèmes à haut niveau jusqu’à la préparation des masques. |
| Méthodologie de conception : liste de vérification des phases de conception de circuits numériques | Cette liste de vérification présente une séquence de jalons de conception (étapes d’évaluation) et leurs règles et directives connexes. |
| Méthodologie de conception : diagramme des phases de conception de circuits numériques | Diagramme des phases de conception de circuits numériques de CMC V2.0 |
| Trousse de méthodologie de conception : phases de conception de circuits CMOS numériques et analogiques ST à 28 nm de résolution | Un tutoriel complet de conception de circuits analogues et numériques sur la base de la trousse de conception de circuits CMOS à 28 nm de résolution de ST Microelectronics avec les fichiers de configuration Encounter et Synopsys de Cadence et une bibliothèque d’exemples de plots d’ES analogues et numériques |
| Guide tutoriel : utilisation de l’outil Tessent de Siemens pour des phases de conception en vue d’essais en chaîne (ICI-331) | Ce guide tutoriel décrit le mode d’emploi de la suite logicielle de Tessent pour créer une conception en vue d’essais en chaîne pour la technologie CMOSP13. |
| Méthodologie de conception : Cadence RF SiP | La trousse de méthodologie SiP de Cadence RF fournit une plateforme complète de développement SiP (système en boîtier ) pour l’adoption et la mise en oeuvre de techniques de conception avancées d’emballage pour les SiPs à signaux mixtes. |
| Méthodologie de conception : documentation des phases de conception de circuits RF | Documentation des phases de conception de circuits RF prises en charge par CMC |
| Exposé de conférence : Méthodologie de conception en vue de l’essai de micropuces étagées en 3D | Ce document comporte le contenu des diapositives d’un exposé de CMC présenté au Symposium des tests de circuits VLSI 2012, intitulé : Méthodologie de conception en vue de l’essai de circuits intégrés à signaux mixtes étagés en 3D |
| Exemple des phases de conception avec DFTAdvisor et FastScan | Diagramme des phases d’insertion de chaînes de test et de génération automatique de séquences de test (ATPG) |
| Exemple de phases de conception à l’aide de MBISTArchitect | Diagramme de phases d’insertion et de simulation de mémoires selon le protocole d’essais intégrés BIST |
| Exemple de phases de conception à l’aide de BSDArchitect | Diagramme de phases d’insertion et de simulation de la chaîne de test périphérique |
| Nom | Résumé |
|---|---|
| Matériel de formation professionnelle à l’aide de MEMS Pro | Manuel de formation des étapes de conception pour les versions 8.0 et 8.2 de MEMS Pro, décrivant en détail les principales utilisations et deux exemples de conception (pour un filtre modulable et un commutateur RF) |
| Nom | Résumé |
|---|---|
| Méthodologie de conception : système de conception pour les applications de contrôle des conditions environnementales ou d’état des appareils | Ce produit est une conception matérielle pour un système embarqué pouvant servir à la mise au point d’applications de contrôle des conditions environnementales ou d’état des appareils ou à l’exploration de filières de recherche dans le domaine des capteurs sans fil en réseau. |
| Trousse de développement logiciel : PetaLinux pour la plateforme de conception de circuits FPGA ML605 de Xilinx | Le système d’exploitation PetaLinux pour Xilinx ML605 est une version de Linux fournie par Xilinx pour les utilisateurs qui mettent au point des applications Linux exécutées sur la plateforme ML605 FPGA. |
| Guide tutoriel : Phases de conception de chaînes de matrices FPGA avancées (ICI-306) | Ce tutoriel utilise une conception simplifiée pour vous guider dans toutes les phases de conception et de prototypage de chaînes de matrices FPGA. |
| Phases de conception de matrices FPGA avec MATLAB/Simulink | Le principal objectif de ce tutoriel est de mettre en œuvre une conception par MATLAB/Simulink vers la station de prototypage AMIRIX AP1000 à l’aide du système de développement Virtex-II Pro FPGA pris en charge par CMC. |
| Méthodologie de conception logicielle/matérielle conjointe : mise en œuvre de la conception MATLAB en FPGA | Des phases de conception logicielle/matérielle conjointe pour mettre en œuvre les composants électroniques sur une plateforme de mise au point de FPGA par la modélisation au niveau du système, le découpage et l’implantation de la conception. |
| Phases de création pour les blocs de propriété intellectuelle logicielle | Ce bloc de phases de création prend en charge les conceptions de puce-système (SOC) et particulièrement la création de blocs réutilisables de propriété intellectuelle. |
| Phases de conception : mise en œuvre d’une conception matérielle en langage C sur la carte de développement de matrices FPGA d’AMIRIX | Phases de conception pour la simulation, la mise en œuvre et la mise à l’essai d’une conception matérielle en langage C sur une carte de développement de matrices FPGA |
| Phases de conception et de développement de logiciels embarqués | Un profil de base d’une série d’outils de développement de logiciels embarqués (ESW) |
| Phases de création et de mise en œuvre : blocs de propriété intellectuelle numérique de progiciels et de matériel | Ce document décrit les phases de conception, la structure et la méthodologie de propriété intellectuelle numérique de création de blocs progiciels et matériels. |