Le 5e atelier sur l’accélération de l’IA, orchestré par CMC Microsystems, fonctionne comme une plateforme complète, mettant en lumière les avancées pionnières dans toutes les facettes du développement d’applications d’IA et des technologies habilitantes. En mettant l’accent sur l’IA générative multimodale et les transformations de l’IA périphérique, l’atelier aborde le besoin de matériel d’IA périphérique centré sur l’énergie, en approfondissant des sujets tels que l’architecture spatiale à mémoire centrale, les processeurs neuronaux spécifiques à un domaine, la hiérarchie de mémoire complexe et le parallélisme massif. L’ordre du jour offre également un aperçu des outils efficaces de cartographie de l’apprentissage automatique, visant à naviguer dans le paysage évolutif des technologies d’IA dans divers domaines d’application.
Thèmes
- Applications AM : Vision artificielle, traitement du langage naturel (TLN), IA Générative, outils de conception électronique (EDA), CAO, etc.
- Nouveaux matériels d’IA : Processeurs graphiques (GPU), FPGA et accélérateurs personnalisés.
- Pile logicielle : bibliothèques, compilateurs et cadres pour AM.
- Étalonnage d’AM sur le matériel émergent
- Les dernières tendances de l’IA en matière de conception et de commercialisation des puces
L’objet de cet atelier consiste à :
- Promouvoir l’innovation, l’adoption et l’accès rapide aux technologies de pointe, y compris le silicium et les systèmes destinés à l’accélération des charges de travail liées à l’IA, du nuage à la périphérie.
- Partager les connaissances et les expériences avec les autres ; explorer les possibilités de collaboration et mettre en liaison les chefs de file de l’industrie, ainsi que les chercheurs et les entreprises en démarrage spécialisés en IA.
- Influer sur le choix des technologies (feuille de route) et sur les activités de développement de nouvelles tendances en IA.
Participants visés
L’atelier s’adresse aux professeurs, aux associés en recherche et aux étudiants aux cycles supérieurs d’universités canadiennes ainsi qu’aux membres de l’industrie qui souhaitent apporter leurs contributions et conseils.
Calendrier
| Date | Heure | Emplacement |
|---|---|---|
| 8 mai 2024 | de 13h à 17h HAE | En ligne |
L'ordre du jour
| Heure (PM) | Presenter | Organisation | Titre |
| 1:00 – 1:10 | Yassine Hariri | CMC Microsystems | Bienvenue et remarques préliminaires |
| 1:10 – 1:30 | Pierre Paulin | Synopsys | L’IA générative à la pointe de la technologie |
| 1:30 – 1:50 | Tom Stesco | Tenstorrent | Écosystème ouvert Tenstorrent pour l’accélération du calcul de l’IA |
| 1:50 – 2:10 | Jonathan Dursi | Nvidia | Accélérer les charges de travail d’IA plus importantes et plus compliquées avec le superchip NVIDIA GH200 Grace Hopper |
| 2:10 – 2:30 | Flo Wohlrab | OpenHW Group | IP de processeur RISC-V à source ouverte de qualité industrielle |
| 2:30 – 2:40 | Pause | ||
| 2:40 – 3:00 | Bill Jenkins | Untether AI | Accélération de l’inférence de l’IA économe en énergie avec Untether AI |
| 3:00 – 3:20 | Stephen Su | ARM | Transformer l’IA avec la technologie Arm Helium et la conception de référence : Libérer le potentiel de l’IA de pointe |
| 3:20 – 3:40 | Hajar Abedifirouzjaei | University of Waterloo | Surveillance de l’activité des résidents par l’IA de nouvelle génération |
| 3:40 – 4:00 | Andreas Moshovos | University of Toronto | Tirer parti d’une décennie d’accélérateurs d’apprentissage automatique : Assistance SW/HW pour la formation et l’inférence |
| 4:00 – 4:20 | Warren Gross | McGill University | Matériel pour le recuit stochastique simulé afin de résoudre des problèmes d’optimisation combinatoire à grande échelle |
| 4:20 – 5:00 | Discussion ouverte | ||
| 5:00 | Remarques finales | ||
Tarification et inscription
| Catégorie de participants | Tarif | Inscription |
| Abonné | 25 $ | Fermé. |
| Général | 50 $ |
Organisateur
Yassine Hariri, Hariri@cmc.ca, CMC Microsystèmes
Plus de 15 ans d’expérience dans les systèmes informatiques avancés, du nuage à la périphérie, en particulier dans les secteurs de l’intelligence artificielle, de la vision par ordinateur, de l’accélération de charges de travail combinant la vidéo, de l’imagerie et des capteurs, du prototypage basé sur les matrices FPGA, des piles logicielles ainsi que des architectures matérielles spécialisées. Il dirige actuellement des projets reliés à la spécification, au développement, à la mise en œuvre, au déploiement et au soutien de la prochaine génération d’infrastructures de calcul avancées, principalement des matrices FPGA, des processeurs graphiques et du matériel sur mesure pour les applications d’IA. Mr Hariri a obtenu son BASc en génie informatique de l’École marocaine des sciences de l’ingénieur, à Casablanca (Maroc) en 1998, ainsi que sa MS et son PhD en génie électrique de l’École de technologie supérieure (ETS), à Montréal, en 2002 et 2008 (respectivement), tous en génie électrique.
Coordonnées
Si vous avez des commentaires ou des questions au sujet du contenue de cet atelier, veuillez communiquer avec Yassine Hariri à Hariri@cmc.ca
Annulation
Vous devez nous faire parvenir votre annulation de cours par écrit au moins une (1) semaine avant la date de début du cours afin d’être admissible à un remboursement complet des frais d’inscription. Une inscription annulée après la date limite ne sera pas remboursée. CMC Microsystèmes ne s’engage pas à rembourser les frais de déplacement ou d’hébergement.